角度センサのための方法および装置

专利摘要:
センサが、磁石に対するセンサ素子の不整合の影響を最小化する。一実施形態において、センサは、磁石と、磁石に対して位置付けられた第１、第２、および第３のセンサ素子と、第１、第２、および第３のセンサ素子からの出力信号を処理して第１および第２の信号を生成し、第１および第２の信号の直角位相関係を最大化することにより、磁石に対する第１、第２、および第３のセンサ素子の位置的不整合の影響を最小化するための信号処理モジュールと、を備える。
公开号:JP2011508891A
申请号:JP2010541494
申请日:2008-12-23
公开日:2011-03-17
发明作者:トーマス，モニカ・ジェイ；ハース，デヴィッド・ジェイ；仁 籔崎
申请人:アレグロ・マイクロシステムズ・インコーポレーテッド；
IPC主号:G01D5-14

专利说明:

[0001] 当技術分野で知られているように、角度位置を決定するための様々な回転センサが存在する。センサの１タイプにおいて、角度位置が決定可能な正弦および余弦信号を生成するために、ホール効果モジュールが使用される。そのようなセンサは、ホールセルから生成される正弦および余弦信号を処理するために、デジタル処理を使用する。アナログからデジタルへの信号変換および他の要因のために、そのようなデジタル処理は、角度位置決定の速度および正確さに制限を課す。]
[0002] 例えば、オーストリア・マイクロシステムズからの部品番号ＡＳ５０４３は、参照テーブルを用いて複素数学の反復計算を実施する、座標回転デジタルコンピュータ（ＣＯＲＤＩＣ）を使用して、ホールアレイからの情報をデジタルで処理する、角度位置センサである。他のセンサは、位置情報を計算するために、様々な処理アルゴリズムを実施するための、類似のデジタル処理を使用する。]
発明が解決しようとする課題

[0003] 当技術分野で知られているように、角度位置を決定するために使用される正弦曲線間の直角位相関係は、誤差を最小にするために重要である。直角位相関係はまた、Ａが振幅である三角恒等式Ａ２ｓｉｎ２θ＋Ａ２ｃｏｓ２θ＝Ａ２を使用して、正弦波信号の振幅を見出すために必要とされる。必要な正弦および余弦信号を生成するための知られている方法の１つは、２つの機械的にオフセットされた磁気センサの上で双極の円盤磁石を回転させることである。しかし、磁石とセンサの間の意図的なまたは意図的でない機械的不整合が、入力正弦曲線に、正弦と余弦の理想的な直角位相ではなく、任意の位相関係を持たせる可能性がある。]
課題を解決するための手段

[0004] 本発明は、アナログ信号処理を使用して、磁気センサで生成された、位相がずれた波形から線形出力を生成する回転センサを提供する。一実施形態において、センサは、単一基板上にもたらされる。この配置を用いて、効率的でコスト効果の高いセンサが、提供される。本発明は、特定の回路および信号処理の実施を有するような例示的実施形態において、示され説明されるが、本発明が、本発明の範囲内にある様々なアナログ処理の技術、実施およびアルゴリズムに適用できることが、理解されよう。]
[0005] 本発明の一態様において、センサは、位置情報に対応する第１および第２の波形を生成するための位置情報をもたらすための磁気センサを含む信号生成モジュールを含む。第１の波形を反転して第１の反転された波形をもたらすため、および第２の波形を反転して第２の反転された波形をもたらすために、任意選択の信号反転モジュールが、信号生成モジュールと結合されうる。アナログ信号処理モジュールが、信号反転モジュールからの、第１の波形、第２の波形、第１の反転波形、および第２の反転波形のサブセットの代数操作をもたらして、線形の位置出力電圧信号を生成するために、任意選択の信号反転モジュールと結合されうる。]
[0006] センサの実施形態は、様々な特徴を含むことができる。例えば、信号反転モジュールは、第１の領域において第１および第２の波形を出力することができ、第２の領域において第１および第２の反転された波形を出力することができ、第２の領域は、出力が、第１および第２の波形の反転がなく、非線形である位置範囲に対応する。領域表示ビットは、第１または第２の領域における位置範囲を表示することができる。第１の領域は、約１８０°に及ぶことができる。第１の領域は、−ｓｉｎ（θ）＞ｃｏｓ（θ）に相当することができ、ここで、−ｓｉｎ（θ）はオフセット電圧周りの正弦波の反転に言及し、ｓｉｎ（θ）およびｃｏｓ（θ）は正弦曲線に関する振幅およびオフセットを包含し、θは磁気センサにおける回転磁石の角度を表示する。第１の領域は、約３１５度から約１３５度までのθに対する範囲に対応することができる。第１の領域の出力は、]
[0007] ]
[0008] によって定義可能であり、ここで、θは磁気センサの中で回転する磁石の角度を表示し、ｏｆｆｓｅｔは接地に対する第１および第２の波形の垂直オフセットであり、Ａは第１および第２の波形の振幅であり、ｋは出力の利得および垂直オフセットに影響する実数である。信号処理モジュールは、アナログ乗算器を含むことができる。センサは、単一基板の上にもたらされうる。センサは、最大角度誤差を縮小させるために、波形周波数を増大させるための複数の磁極対を有する磁石を、含むことができる。]
[0009] 本発明の他の態様において、センサは、角度位置情報を生成するための磁気的位置感知素子と、角度位置情報に対応する第１の波形を生成するための第１の信号発生器と、角度位置情報に対応する第２の波形を生成するための第２の信号発生器とを含み、第１および第２の波形は、所定の量だけオフセットされる。センサは、第１の反転された波形をもたらすために第１の波形を反転するための第１の反転器と、第２の反転された波形をもたらすために第２の波形を反転するための第２の反転器とをさらに含むことができ、第１および第２の波形がオフセット電圧周りに反転され、アナログ信号処理モジュールが、第１の波形、第２の波形、第１の反転された波形、および第２の反転された波形からの線形出力信号を生成する。]
[0010] センサは、様々な特徴のうちの１つまたは複数の特徴を含むことができる。第１および第２の波形は、第１の領域において信号処理モジュールにより使用可能であり、第１の反転された波形および第２の反転された波形が、線形出力信号を生成するために、第２の領域において使用される。第１の領域は、位置感知素子に対して、約１８０度の角度位置に対応することができる。領域表示器は、動作の第１および第２の領域を表示することができる。]
[0011] 本発明の他の態様において、センサは、位置センサの角度位置に対応する出力信号を生成するために、位置センサを含む信号発生器手段と、信号発生器手段と結合された信号反転手段と、信号反転手段と結合されたアナログ信号処理手段とを含む。一実施形態において、センサは、単一基板上にもたらされる。]
[0012] 本発明の他の態様において、方法は、位置感知素子からの情報に対応する線形出力信号を生成するために、磁気的位置感知素子を含む信号発生器モジュールをもたらすステップと、信号反転モジュールを信号発生器モジュールと結合するステップと、アナログ信号処理モジュールを信号反転モジュールと結合するステップとを含む。]
[0013] 方法は、単一基板上に信号発生器モジュール、信号反転モジュール、および信号処理モジュールをもたらすステップと、位置感知素子からの情報に対応する第１および第２の波形を生成するステップと、線形出力信号を生成するために第１および第２の波形を反転するステップとのうちの１つまたは複数のステップを含むことができる。]
[0014] 本発明の他の態様において、センサは、磁石と、磁石に装着される部材の回転を検出するために、磁石に対して位置付けられた第１、第２および第３のセンサ素子と、第１、第２および第３のセンサ素子からの出力信号を処理して、第１のセンサ素子から第１の信号を、第２および第３のセンサ素子から第２の信号を生成し、第１および第２の信号の直角位相関係を最大化することにより、磁石に対して第１、第２、および第３のセンサ素子の位置的不整合の影響を最小化するための、アナログ信号処理モジュールとを備える。]
[0015] センサは、以下の特徴、すなわち、センサ素子がホール素子を含む、センサが第４のセンサ素子を含み第２の信号が差動である、第１のセンサ素子が第１の出力信号Ｔを生成するＴＯＰである、第２のセンサ素子が第２の出力信号Ｒを生成するＲＩＧＨＴである、および、第３のセンサ素子が出力信号Ｌを生成するＬＥＦＴである、のうちの１つまたは複数の特徴をさらに含むことができ、そこにおいて、第１の信号はＶｓｉｎ（θ）＝Ｖｈａｌｌ（Ｔ）であり、第２の信号はＶｃｏｓ（θ）＝Ｖｈａｌｌ（Ｌ）＋Ｖｈａｌｌ（Ｒ）であり、部材は貫通軸である。]
[0016] 本発明の他の態様において、方法は、磁石に装着される部材の回転を検出するために、磁石に対して位置付けられた第１、第２、および第３のセンサ素子をもたらすステップと、第１、第２、および第３のセンサ素子からの出力信号を処理して、第１のセンサ素子から第１の信号を、第２および第３のセンサ素子から第２の信号を生成するステップであって、第１および第２の信号の直角位相関係を最大化することにより、磁石に対する第１、第２、および第３のセンサ素子の位置的不整合の影響を最小化するためのステップと、を含む。]
[0017] 本発明の上述の特徴、ならびに本発明自体は、以下の図面の説明から、より完全に理解されよう。]
図面の簡単な説明

[0018] 図１は、本発明による例示的アナログ角度センサのブロック図である。図１Ａは、本発明によるセンサの一部を形成することができるホール素子を示す図である。
モデル化された正弦および余弦信号、正弦および余弦信号の平均、および式１の関係に基づく出力信号を示すグラフである。
反転された領域の、モデル化された正弦、余弦、平均および出力信号を示すグラフである。
線形および非線形出力領域に対する領域表示信号を示すグラフである。
本発明によるアナログ角度センサの例示的な回路実施を示す図である。
図５の回路の信号生成部を示す回路図である。
図５の回路の信号反転部を示す回路図である。
図５の回路の信号処理部を示す回路図である。
図９は、本発明による例示的センサパッケージを示す図である。図９Ａは、第１および第２のダイを有するセンサのブロック図である。
本発明の例示的実施形態による角度センサで生成された信号を示すグラフである。
図１１は、リング磁石およびセンサ、ならびに正弦および余弦信号を示す図およびグラフである。
図１１Ａは、正弦および余弦信号を生成可能な、ドーナツ形の多極磁石を示す図である。
図１１の配置により生成された信号を示すグラフである。
リング磁石およびセンサ、ならびに正弦および余弦信号を示す図およびグラフである。
リング磁石およびセンサ、ならびに正弦および余弦信号を示す、他の図およびグラフである。
正弦波信号の１周期にわたって生成されたランプを含む信号を示すグラフである。
第１の領域のデコーダビットを示すグラフである。
第２の領域のデコーダビットを示すグラフである。
例示的実施を示す回路図である。
図１８の回路のシミュレーションを示すグラフである。
相補波形平均を示すグラフである。
波形平均の例示的実施の回路図である。
２つのオフセットされたホール素子および生成された信号を示す図およびグラフである。
第１の信号処理ステップを示すグラフである。
第２の信号処理ステップを示すグラフである。
第３の信号処理ステップを示すグラフである。
入力利得因子、入力角、および出力角を示すグラフである。
例示的実施を示す回路図である。
図２７の回路の他の例示的実施を示す回路図である。
第１の信号処理ステップを示すグラフである。
第２の信号処理ステップを示すグラフである。
第３の信号処理ステップを示すグラフである。
第４の信号処理ステップを示すグラフである。
第５の信号処理ステップを示すグラフである。
第６の信号処理ステップを示すグラフである。
例示的実施の回路図である。
図３５の回路に対するシミュレーションされた出力を示すグラフである。
ＡＧＣおよび／またはＡＯＡタイミング回路を示す概略図である。
図３７の回路における信号を示すグラフである。
本発明の例示的実施形態による位置センサを示す概略図である。
センサ素子出力信号を示すグラフである。
出力信号からの異なる信号を示すグラフである。
センサ素子と磁石の間の不整合を有するセンサ素子出力信号を示すグラフである。
出力信号からの異なる信号を示すグラフである。
センサ素子と磁石の間の不整合を有するセンサ素子出力信号を示すグラフである。
出力信号からの異なる信号を示すグラフである。
本発明の例示的実施形態による、異なる信号を使用するセンサをもたらすステップの、例示的シーケンスを示す流れ図である。
本発明の例示的実施形態による、直角位相関係を有する正弦曲線を生成するために、整合するように利得が与えられ、組み合わされる振幅を有する正弦曲線を示すグラフである。
様々な、整合する入力振幅に対する出力位相を示すグラフである。
例示的処理動作を示す回路である。
例示的処理動作を示す回路である。
本発明の例示的実施形態による、フィードバックを有する利得制御回路を示す概略図である。
本発明の例示的実施形態によるセンサのブロック図である。
リング磁石およびセンサ素子を有する貫通軸を示す図である。
センサ素子信号を示すグラフである。
処理されたセンサ素子信号を示すグラフである。
補間および線形化処理を示すブロック図である。
出力誤差を示すグラフである。
線形化後の出力誤差を示すグラフである。
センサ素子情報を処理するためのステップの例示的シーケンスを示す流れ図である。] 図１ 図１１ 図１１Ａ 図１８ 図１Ａ 図２７ 図３５ 図３７ 図５ 図９
[0019] 図１は、波形の反転されたバージョンを生成する、任意選択の信号反転モジュール１０４にもたらされる磁気センサからの波形を生成するための信号生成モジュール１０２を有する、アナログ位置センサ１００を示す。信号処理モジュール１０６は、波形のアナログ代数操作を実施する。信号操作モジュール１０６は、角度位置に比例する線形出力電圧を生成する。一実施形態において、センサは、単一シリコン基板上にもたらされる。] 図１
[0020] 図１Ａは、正弦波を生成するための第１の磁気センサ１５４と、余弦波を生成するための、第１のセンサから９０度に配置された第２の磁気センサ１５６とを伴う永久磁石１５２を有する例示的ホール効果デバイス１５０として示される磁気センサを示す。回転磁石１５２の角度位置θは、線形センサ出力をもたらすために、正弦および余弦信号から求められうる。例示的一実施形態において、センサ回路は、３６０°の感知範囲を有し、単一電源で動作する。] 図１Ａ
[0021] 一実施形態において、センサ出力は、下の式１]
[0022] ]
[0023] で説明される関係から生成され、ここで、ｏｕｔｐｕｔはセンサ出力であり、Ａは生成された正弦および余弦信号の振幅であり、ｏｆｆｓｅｔは接地に対する正弦波信号の垂直なオフセットであり、ｋは任意の実数であり、ｋは最終のセンサ出力の利得および垂直オフセットに影響を与える。一般に、ｋの値は、出力の数学的値が所望の動作範囲内に入るように設定されるべきである。]
[0024] 図２は、モデル化された入力正弦波信号および式１の出力を示す。正弦波２００および余弦波２０２が、正弦および余弦信号の平均信号２０４と共に示される。出力信号２０６（ｓｉｎ／（ｓｉｎ／２＋ｃｏｓ／２）もまた、示される。ｓｉｎ／（ｓｉｎ／２＋ｃｏｓ／２）が式１で記載されるような正弦曲線に関する振幅およびオフセットを包含することに留意されたい。図示の通り、式１は、下の式２および式３] 図２
[0025] ]
[0026] における関係が維持されるならば、約３１５°〜１３５°の第１の領域における高度な直線性を有する出力信号２０６を生じる。１３５°〜３１５°の第２の領域において、入力正弦曲線は、第１の領域に比較して、オフセット電圧周りに反転される。示されたモデルは、Ａ＝２ボルト、ｏｆｆｓｅｔ＝２．５ボルト、およびｋ＝２であると仮定する。]
[0027] これらの観察を使用して、式１に対するモデルは、出力信号が両領域において同程度の直線性を有し、２つの領域にわたって周期的であるように修正されうる。特定の一実施形態において、この修正は、図３に示すように、それらの波形が１３５°〜３１５°の範囲（第２の領域）内に入る場合は、それらの波形を反転することにより実施される。図示の通り、正弦波形２００’、余弦波形２０２’、および平均信号２０４’が、１３５°〜３１５°の範囲内で反転され、その範囲は−ｓｉｎ（θ）＞ｃｏｓ（θ）に対応し、ここで、−ｓｉｎ（θ）はオフセット電圧周りの正弦波の反転に言及し、ｓｉｎ（θ）およびｃｏｓ（θ）は式１で記載されるような正弦曲線に関連する振幅およびオフセットを包含する。例示的パラメータは、Ａ＝２ボルト、ｏｆｆｓｅｔ＝２．５ボルト、およびｋ＝２である。] 図３
[0028] 図４に示すように、反転または１３５°〜３１５°の第２の領域は、領域表示器２５０を使用して識別可能であり、領域表示器２５０は、−ｓｉｎ（θ）＞ｃｏｓ（θ）であるか否かを示すビットとして提供可能であり、ここで、−ｓｉｎ（θ）は、オフセット電圧周りの正弦波の反転に言及し、ｓｉｎ（θ）およびｃｏｓ（θ）は正弦曲線に関連する振幅およびオフセットを包含する。上記の通り、式１の修正されたモデルが、１８０°の範囲にわたって周期的である出力を生じる。３６０°の感知範囲をもたらすために、第１および第２の領域は、下式
−ｓｉｎ（θ）＞ｃｏｓ（θ）の場合、出力領域＝０°〜１８０°（θが３１５°〜１３５°に及ぶ第１の領域）
それ以外の場合、出力領域＝１８０°〜３６０°（θが１３５°〜３１５°に及ぶ第２の領域）
を使用して定義されうる。代替として、領域表示器２５０は、直線のランプを生成するために、１８０°〜３６０°すなわち第２の領域のセンサ出力を垂直にシフトアップするために、使用されうる。垂直シフトの大きさは、変数ｋによって決まる。] 図４
[0029] 図５は、本発明によるアナログ位置センサ２００に対する例示的な回路の実施を示す。センサ２００は、図１の信号生成モジュール１０２、信号反転モジュール１０４、および信号処理モジュール１０６に対する例示的な実施を含み、それらは以下に詳細に説明される。] 図１ 図５
[0030] 図６は、第１および第２のホール効果デバイス３０２、３０４を含む信号生成モジュール１０２の一回路の実施を示し、ホール効果デバイスのいずれもが、ホールプレート３０６ならびにオフセットトリム入力および利得トリム入力を有する増幅器３０８を含む。代替として、利得およびオフセットのトリム値は、自動利得制御および／または自動オフセット調節などにより、調節されうる。第１のホール効果デバイス３０２は、ｓｉｎ（θ）信号を出力し、第２のホール効果デバイス３０４は、ｃｏｓ（θ）信号を出力し、ここでθは回転磁石の位置を表す。] 図６
[0031] 例示された実施形態は、線形ホール効果デバイスを使用して、正弦波信号の生成を提供するが、磁気抵抗器（ＭＲ）、磁気トランジスタ、巨大磁気抵抗（ＧＭＲ）センサ、または異方性磁気抵抗（ＡＭＲ）センサなど、様々な他の磁気センサが、使用されうる。さらに、正弦波波形が示されているが、他の適切な波形が、特定の用途の必要性を満たすために使用されうることが理解される。]
[0032] 第１の信号反転器３１０は、ｓｉｎ（θ）信号を反転して−ｓｉｎ（θ）信号（ここで、−ｓｉｎ（θ）はオフセット周りに反転される）をもたらし、第２の信号反転器３１２は、ｃｏｓ（θ）信号を反転して−ｃｏｓ（θ）信号（ここで、−ｃｏｓ（θ）はオフセット周りに反転される）をもたらす。反転器３１０、３１２を用いて、ｓｉｎ（θ）、−ｓｉｎ（θ）、ｃｏｓ（θ）、および−ｃｏｓ（θ）信号のそれぞれが、信号反転モジュール１０４（図７）に対して利用可能である。比較器３１４は、領域表示ビット（上記の通り、反転または非反転の正弦および余弦信号）を生成するために、ｃｏｓ（θ）および−ｓｉｎ（θ）を入力として受ける。比較器３１４は、領域表示ビットを生成するために、上記の−ｓｉｎ（θ）＞ｃｏｓ（θ）の判定を実施する。] 図７
[0033] 信号生成モジュール１０２はまた、安定化電圧源３１６、例えば５Ｖ、およびバイアス基準電圧３１８、例えば２．５Ｖを含む。５Ｖの電源電圧が例示的実施形態の中で使用されているが、使用される特定の電圧は、式２および式３で説明される関係を満たすことが、依然として維持される限り、変更されうる。]
[0034] 図７は、１３５°〜３１５°の（第２の）領域の中で、磁気センサ３０２、３０４（図６）から生成された正弦波信号を反転するための、例示的信号反転モジュール１０４の回路実施を示す。例示的実施形態において、オリジナルの（ｓｉｎ（θ）およびｃｏｓ（θ））信号ならびに反転された信号（−ｓｉｎ（θ）および−ｃｏｓ（θ））が、入力として、２入力アナログ乗算器３５０にもたらされる。図４の領域表示ビット２５０に相当しうる、比較器３１４の出力が、乗算器３５０の出力を制御する。すなわち、領域表示ビット２５０が、反転または非反転信号がアナログ乗算器２５０からの出力であるかどうかを判定する。乗算器２５０の出力は、信号処理モジュール１０６（図８）への入力のために、各増幅器３５２、３５４でバッファされうる。] 図４ 図６ 図７ 図８
[0035] 図８は、利得因子ｋを実施するために第１および第２の抵抗器Ｒ１、Ｒ２を有する抵抗分割器を使用する、例示的信号処理回路１０６の実施を示す。例示的実施形態においてｋ＝２であるので、] 図８
[0036] ]
[0037] を思い起こして、これが作動することに留意されたい。抵抗器Ｒ１とＲ２の間の点は、（ｓｉｎ（θ）＋ｃｏｓ（θ））／２をもたらす。この信号は、バッファリングされ、アナログ乗算器４００に入力される。ｓｉｎ（θ）の信号は、アナログ乗算器４００への第２の入力（式１における分子）としてもたらされ、そのことが、アナログ乗算器４００を使用する間接的除算をもたらす。回路が、式４による多領域線形性のための波形反転を含むことが理解されよう。]
[0038] 特定の一実施形態において、アナログ乗算器４００は、単一電源で動作し、接地が数学的にゼロに等しいことを仮定する。他の回路の実施形態が、例えば、接地の変化に関係する影響を避けるために、「接地」として様々な電圧、例えば０．５Ｖで動作できることを理解されたい。両入力信号は、数学的に正であることが仮定されるので、この除算の演算は、２象限の除算（または乗算）だけを必要とすることに留意されたい。示された実施形態において、アナログ乗算器４００からの出力は、０．５Ｖ〜４．５Ｖの範囲の出力のために、利得およびオフセットの補正をもたらすように処理される。]
[0039] 図５の回路は、当業者によく知られている処理および技術を使用する単一基板上で実施されうる。
本発明が、主に、単一基板上のアナログ位置センサを達成するために、特定の代数関係を実施するように示され、説明されているが、他の代数関係が実施されてよいことが理解されよう。] 図５
[0040] 他の実施形態において、代数アルゴリズムが、以下に説明されるように実施されうる。式１]
[0041] ]
[0042] を再び参照すると、ここで、ｏｕｔｐｕｔはセンサ出力であり、Ａは生成された正弦および余弦信号の振幅であり、ｏｆｆｓｅｔは接地に対する正弦波信号の垂直オフセットであり、ｋは任意の実数であり、ｋは最終のセンサ出力の利得および垂直オフセットに影響する。]
[0043] 反転を反映するために、式１は、式４]
[0044] ]
[0045] または、下の式５]
[0046] ]
[0047] で説明されるように数学的に表現されうる。次いで、
２ｏｆｆｓｅｔ−（Ａｓｉｎ（θ）＋ｏｆｆｓｅｔ）＞Ａｃｏｓ（θ）＋ｏｆｆｓｅｔ 式６
または]
[0048] ]
[0049] のときに、反転、すなわち「−」項、が適用される。
アルゴリズムの代替形式を得るために、式５が以下のように簡略化されうる：
分子および分母にκ／Ａを掛けて、式８]
[0050] ]
[0051] の結果を生成する。式９]
[0052] ]
[0053] に示すように、分子にｃｏｓ（θ）項の加算と減算を挿入する。式１０]
[0054] ]
[0055] で、分子にｓｉｎ（θ）項の加算と減算を挿入する。式１１]
[0056] ]
[0057] におけるように、分子の「ｋｓｉｎ（θ）−ｓｉｎ（θ）」項をｓｉｎ（θ）でくくる。
分子と分母の両方に共通の]
[0058] ]
[0059] に留意されたい。式１１は、式１２]
[0060] ]
[0061] のように書き直すことができる。
定常項「１」がＤＣオフセットであることを考慮すると、オフセットは消去されうることに留意されたい。というのは、オフセットは、式１３]
[0062] ]
[0063] におけるように、出力の全体の線形性を変えないからである。
次に、ｋが、出力の最終の利得およびオフセットに影響するだけの定数であることを考慮する。この定数は、上で説明された例におけるように、ｋ＝２に固定されうる。これは、式１４]
[0064] ]
[0065] において表現されうる。]
[0066] ]
[0067] および]
[0068] ]
[0069] であるので、よく知られているように、式１４は、式１５]
[0070] ]
[0071] のように書き直すことができる。式の右辺の分子および分母を√２で割ることで、式１６]
[0072] ]
[0073] の関係が得られる。分子の正弦関数項、ｓｉｎ（θ−４５°）が、分母の正弦関数項、ｓｉｎ（θ＋４５°）と、位相が９０°だけ異なることに留意されたい。これによって、下の式１７]
[0074] ]
[0075] に示すように、分子および分母が、それぞれｓｉｎ（θ）およびｃｏｓ（θ）で置き換えられうる。これが、反転点（すなわち、「−」項の適用）を、０＞ｃｏｓ（θ）に変える。また、出力の位相は、今や、逆正接で４５°だけ位相が外れるのではなく、逆正接で理想的に整合される。]
[0076] 正弦曲線が、今や、単一の利得を有すること、すなわち、ｓｉｎ（θ）がゼロオフセットを有し、一方でｃｏｓ（θ）が有限のオフセットを有する（すなわち、ｃｏｓ（θ）が√２×ｏｆｆｓｅｔ／Ａに等しいオフセットを有する）ことに留意されたい。変数Ａおよびｏｆｆｓｅｔは、もはや正弦曲線の実際の利得およびオフセットを表さないので、この定数は、ｂとして示されうる数として認識されるべきである。再び書き直すことで、式１８]
[0077] ]
[0078] に説明される関係が得られる。出力の線形性は、定数項の値によって決まる。以前の例は、Ａ＝２およびｏｆｆｓｅｔ＝２．５Ｖであることを示した。直接的な「推測」において、理想的な定数項であるｂは、およそ１．７６７８に等しい。出力の線形性は、ｂの値を変えることにより、わずかに改善されうる。式１８の関係は、上のオリジナルの仕様に適合させるなど、望み通りに拡縮されうることが理解されよう。ｓｉｎ（θ）およびｃｏｓ（θ）が何らかの利得Ａを有する場合、定数ｂは、また、式１９]
[0079] ]
[0080] に説明されるように、Ａの関数とならねばならない。自動利得制御を使用すること、またはよく知られている、式２０]
[0081] ]
[0082] の三角法の関係を使用することにより、Ａの値を知ることが可能である。
図９は、ｓｉｎ（θ）およびｃｏｓ（θ）ピン、領域表示器、ならびに位置出力信号と共に、ＶｃｃおよびＧｎｄの例示的ピン配列を有する、例示的センサパッケージ５００を示す。様々なピン配列構成が可能であることが、理解されよう。一実施形態において、センサパッケージは、単一基板５０２上にセンサを含む。] 図９
[0083] 例示的なセンサの実施に対して、電源電圧にレシオメトリックな角度センサ出力を提供し、それにより、その出力が、ＡＤＣ（アナログからデジタルへの変換器）など、様々な回路のＬＳＢ（最下位ビット）とインターフェースできることが望ましい。除算段階の出力が、上述の出力のように、電源電圧とレシオメトリックであるために、以下の関係、すなわち、ｋ＝０．４×Ｓｕｐｐｌｙ、Ａ＝０．４×Ｓｕｐｐｌｙ、およびｏｆｆｓｅｔ＝０．５×Ｓｕｐｐｌｙ、が適用されうる。これらの関係が維持される限り、センサ出力は、レシオメトリックに拡縮される。代替として、Ｓｕｐｐｌｙ＝５Ｖであると仮定すると、Ａおよびｏｆｆｓｅｔをレシオメトリックにするだけで、除算器の段階の出力は、電源電圧がどれだけ低下するかにかかわらず、（電源電圧が出力をカットしないと仮定すれば）正確に同じになる。レシオメトリは、除算段階の出力をＳｕｐｐｌｙ／５だけ縮小することにより達成されうる。レシオメトリは、他のメカニズムを使用して達成されうることを理解されたい。]
[0084] 本発明の例示的実施形態による、単一基板上のアナログセンサを実施することで、デジタル信号処理コアを有する従来のセンサと比較して、より少ない構成部品を有するより小型のパッケージが提供される。特定の一実施形態において、センサは、単一のダイの上にＡＭＲおよび回路を含む。他の実施形態において、角度センサは、ＧＭＲ、ＡＭＲ、ＧａＡｓ、および様々なシリコンのホールセンサなど、複数のダイを有することができる。図９Ａに示す特定の一実施形態において、角度センサは、回路用のＣＭＯＳ処理の第１のダイＤ１と、センサ用に異なるホールプレートドープをもたらす第２のダイＤ２とを有する複数のダイを含む。他の実施形態は、信号処理を有する１つのダイ、ならびに２つのＧａＡｓダイおよび／または２つのＭＲダイを含む。ＧＭＲダイは感度の異なる平面で働き、それによりセンサは、適切に、例えば回転軸の中心の近くに、位置付けされる必要があることに留意されたい。さらに、従来のデバイスにおけるより、製造コストが削減され、安定状態の条件が、より速やかに到達される。] 図９Ａ
[0085] 本発明の他の態様において、角度センサは、より高い出力分解能をもたらすために、正弦波周波数を増加させる。機械的に９０°オフセットされた２つの磁気センサの上で、直径方向に双極の円盤磁石が回転すると、磁気センサの出力として、正弦／余弦信号ペアが生成することが知られている。磁石の１回転３６０°が、正弦および余弦信号の１周期に相当する。正弦曲線の周波数を、１回転３６０°を超えて増加させることにより、角度感知において、より高い出力分解能が達成される。]
[0086] 上述の通り、角度感知用途のための１対の正弦／余弦信号は、２つの磁気センサを、直径方向に双極の円盤磁石の回転中心周りに、９０°の機械的オフセットで配置することにより、生成されうる。２つのホールプレートを、直径方向に双極の円盤磁石の中心周りに、９０°の機械的オフセットで配置することにより、正弦／余弦信号ペアが生じる。]
[0087] これら２つの正弦曲線が、式１における上述のアルゴリズムなど、角度感知アルゴリズムへの入力として使用されると、出力が、図１０で示すように現れる。出力の最大角度誤差は、式２１] 図１０
[0088] ]
[0089] で以下のように計算される。ここで、θＥＸＰＥＣＴＥＤ（θ）は所与の角度θにおいて予測される角度出力であり、ＶＯＵＴ（θ）は所与の角度θにおいて予測される磁気センサの出力電圧であり、ＶＯＦＦＳＥＴは出力電圧のオフセットであり、ＶＦＵＬＬ＿ＳＣＡＬＥは出力電圧のフルスケール電圧範囲であり、θＲＡＮＧＥは出力電圧ランプの角度範囲である。正弦および余弦信号６００、６０２が、出力電圧ＶＯＵＴ（θ）６０４と同時に示される。]
[0090] 式２１において、誤差が、出力の角度範囲θＲＡＮＧＥの関数であることに注意されたい。最大角度誤差（ＶＥＲＲＯＲ＿ＭＡＸ）は、θＲＡＮＧＥが減少し、一方で他の変数が固定されたままであれば、縮小されうる。]
[0091] 磁石の１回転３６０°を超えて正弦曲線の周波数を増加させることにより、θＲＡＮＧＥを減少させることが可能である。例えば、リング磁石が、直径方向に双極の円盤磁石の代わりに使用されると、単一回転の中でより多くの正弦曲線が生成されうる。例えば、３つの磁極対の磁石が使用されると、図１１に示すように、正弦曲線の周波数は３倍に増加し、それゆえ、θＲＡＮＧＥは、図１２に示すように３分の１に減少する。θＲＡＮＧＥが、所与の倍数だけ減少すると、ＶＥＲＲＯＲ＿ＭＡＸが、同じ倍数だけ減少する。図１１Ａは、多極「ドーナツ形」磁石を示す、代替実施形態を示す。磁化は、中心から半径方向外側に向かう。] 図１１ 図１１Ａ 図１２
[0092] 図１１の構成において、第１および第２のセンサ６５０、６５２は、奇数、すなわち３個の極を有するリング磁石６５４上で、９０度オフセットしている。図１２は、図１１の構成に対する信号をグラフで示す。正弦、余弦および出力ＶＯＵＴ信号６５６、６５８、６６０、ならびにθＲＡＮＧＥ６６２およびＶＯＦＦＳＥＴ６６４が、示される。] 図１１ 図１２
[0093] 誤差の減少が、下の式２２および式２３]
[0094] ]
[0095] の計算において示される。リング磁石によって正弦曲線の周波数を増加させることが、任意の数の磁極対の組合せに適用されうることを理解されたい。所与のリング磁石が、同じｓｉｎ（θ）およびｃｏｓ（θ）信号を生成する、いくつかの異なる可能なセンサ配置を有することができることに留意されたい。例示的実施形態が、リング磁石を有するように示され説明されるが、他の適切なデバイスが、波形を生成するために使用されうることが理解されよう。]
[0096] 図１３および図１４は、２つの磁極対を有するリング磁石に対する例示的磁気センサ配置を示す。図１３は、第１および第２の磁極対を有するリング磁石７００を示す。第１のセンサ７０２が、北／南の交差点に配置され、第２のセンサ７０４が、約４５度離れて、隣接する南極に配置される。図１４は、北／南の極の交差点における第１のセンサ７５２と、約１３５度離れて、隣接しない南極における第２のセンサとを有するリング磁石７５０を示す。図から分かるように、結果としてもたらされる正弦および余弦信号は、両構成に対して同じである。] 図１３ 図１４
[0097] 上述の通り、領域表示ビットが、正弦波入力の単一周期にわたって、２つの隣接する出力ランプを識別するために使用されうる。
多極の実施形態において、領域表示ビットが、１つのリング磁石の１回転３６０度にわたる、複数の出力ランプを識別するために使用されうる。カウンタへの入力として領域表示ビットを使用すると、磁石の動作の角度領域が求められうる。カウンタは、全領域を通して循環した後、リセットしてゼロに戻すことができる。この方法は、デバイスが既知の角度領域（例えば、「磁石」に対する磁化が４領域の場合、０°〜９０°）でスタートし、磁石が１方向に回される限り、機能する。磁石が両方向に回転する場合、動作の領域を求めるための方向検出アルゴリズムと共に、アップ／ダウン・カウンタを使用することが可能である。しかし、デバイスは、既知の角度領域においてスタートしなければならない。]
[0098] 下の式２４を使用して、各ランプが式２５により与えられる角度領域にまたがる状態で、リング磁石により生成される出力ランプの数（すなわち、識別可能な領域の数）を計算することが可能である。]
[0099] ]
[0100] 例えば、式２４を使用して、２つの磁極対を有するリング磁石が、磁石の完全な１回転にわたる４つの出力ランプに対応することが、計算されうる。ビット状態のそれぞれの変化が、（式２５より）９０°の領域における変化に合致する。動作の領域が、下の表１に説明されるように、識別されうる。]
[0101] ]
[0102] 図１５に示すように、領域表示ビットが、正弦波信号の１周期にわたって生成される第１および第２のランプ８０２、８０４を識別する。領域表示ビットが、カウンタ内に入力として送られる場合、カウンタは、磁石の１回転３６０°にわたって、４つの９０°動作領域を識別するために使用されうる。] 図１５
[0103] 例示的実施形態は、ホール効果センサの使用を論じているが、他の種類の磁界センサもまた、ホール素子の代わりに、またはホール素子と組み合わせて、使用されうることは、当業者には明らかであろう。例えば、デバイスは、異方性磁気抵抗（ＡＭＲ）センサおよび／または巨大磁気抵抗（ＧＭＲ）センサを使用してよい。ＧＭＲセンサの場合、ＧＭＲ素子は、複数の材料の積み重ね、例えば、線形スピンバルブ、トンネル磁気抵抗（ＴＭＲ）、または超巨大磁気抵抗（ＣＭＲ）センサ、からなるセンサの範囲をカバーすることを意図される。他の実施形態において、センサは、柔らかい磁気素子および／または磁性ターゲットの回転を感知するためのバックバイアス磁石を含む。]
[0104] 本発明の他の態様において、単極磁石をホール素子上で回転させることにより生み出される正弦波信号の周波数を増加させるために必要な信号処理回路が、磁気センサからの出力電圧を処理し、式１において上述したアルゴリズムなど、角度感知アルゴリズムに適用されるときに、より良い分解能を得るために使用されうる、より高い周波数の信号を生成する。]
[0105] 上述の通り、正弦および余弦入力からの線形出力が、単一の双極磁石を２つの別々のホール素子上で回転させることにより生成されうる。線形化された信号を用いて、出力におけるｙ−ボルトの変化が、ｘ度の回転に直接対応する。本発明の例示的実施形態によれば、入力正弦曲線の周波数を増加させることが、結果として、３６０°の１周期にわたる線形出力ランプの数を増加させることにより、出力分解能を高める。]
[0106] 以下の三角法二倍角恒等式
ｓｉｎ（２θ）＝２ｓｉｎ（θ）ｃｏｓ（θ） 式２６
ｃｏｓ（２θ）＝ｃｏｓ２（θ）−ｓｉｎ２（θ） 式２７
を使用して、入力正弦曲線の周波数を増加させることが、数学的に可能である。式２６および式２７で作成される倍増された周波数信号が、式１の角度感知メカニズムへの入力として送られると、出力は、１回転３６０°にわたる４つの線形ランプを有することになる。線形ランプのこの倍増が、結果として、角度感知の総合分解能を倍増させる。]
[0107] 出力は、０〜９０°、９０°〜１８０°、１８０°〜２７０°、および２７０°〜３６０°の間の４つのランプを識別するためにデコードされる。デコーディングは、例えば、下の表１]
[0108] ]
[0109] に示すように、４ビットを使用して実施されうる。例示的一実施形態において、デコーダビット１が、以下に説明するように、生成されうる。]
[0110] ]
[0111] ｓｉｎ（θ＋２２．５°）＞ｏｆｆｓｅｔ の場合、 Ｂｉｔ １＝ＬＯＷ
それ以外の場合、 Ｂｉｔ １＝ＨＩＧＨ
ここで、ｏｆｆｓｅｔは、数学的ゼロ（例えば、接地）に対する正弦波信号の垂直オフセットである。デコーダビット１の決定における複雑さが、前の角度感知関係の出力における−４５°位相シフトの結果であることに留意されたい。−４５°位相シフトを変えることは可能であり、それにより、式１で説明するものとは異なる形式のアルゴリズムを使用して、比較プロセスが簡略化される。]
[0112] 上の表１におけるデコーダビット２に対する信号を生成するために、以下の関係が利用されうる。
−ｓｉｎ（２θ）＞ｃｏｓ（２θ） の場合、Ｂｉｔ ２＝ＬＯＷ
それ以外の場合、Ｂｉｔ ２＝ＨＩＧＨ
図１６は、デコーダビット１ １００１に対する出力１０００に関するタイミング図を示し、図１７は、デコーダビット２ １００２に対するタイミング図を示す。] 図１６ 図１７
[0113] 図１８は、上述の、角度感知メカニズムの例示的な概略的実施１０１０を示す。回路１０１０は、正弦入力１０１２および余弦入力１０１４を含む。領域回路１０１６が、デコーダビット１を生成する。代数回路１０１８が、式２６および式２７を実施し、ｓｉｎ（２θ）およびｃｏｓ（２θ）を、図５に示す回路など、角度感知回路１０２０にもたらす。代数回路１０１８は、コンポーネント信号ｓｉｎ（θ）およびｃｏｓ（θ）を生成し、それらは、２およびｃｏｓ２（θ）を掛けられ、そこからｓｉｎ２（θ）が引かれる。] 図１８ 図５
[0114] 図１９は、図１８の回路に対するシミュレーションされた出力１０４４を示す。シミュレーションされた入力正弦信号１０４０および余弦信号１０４２は、１ｋＨｚの周波数を有する。分解能を上げるために周波数を高くすることは、入力信号の任意の部分を用いて達成されうる。例えば、] 図１８ 図１９
[0115] ]
[0116] 出力における線形ランプの数は、入力の周波数に比例し、式２８および式２９を使用する例に対して、３つの線形出力ランプが存在するであろう。デコード回路が、各線形ランプに対する動作領域を識別することができる。]
[0117] 本発明の他の態様において、角度感知出力は非線形波形を有し、その波形は第２の信号で補完可能であり、２つの信号の平均は、向上された線形性を有する。
式１が以下にコピーされる、]
[0118] ]
[0119] ここで、ｏｕｔｐｕｔはセンサ出力であり、Ａは生成された正弦および余弦信号の振幅であり、ｏｆｆｓｅｔは接地に対する正弦波信号の垂直オフセットであり、ｋは任意の実数である。波形が一領域内で反転され、３６０度にわたって同じ程度の線形性が得られる（式４参照）場合、−ｓｉｎ（θ）＞ｃｏｓ（θ）であれば、負号が適用される。式１に代数操作を実施することで、式１が、その線形特性を妨げることなく、下の式３０]
[0120] ]
[0121] で説明される、より簡素な数学的形式で表現されうることが、明らかになる。ここで、ｏｕｔｐｕｔはセンサ出力であり、Ａは生成された正弦および余弦信号の振幅であり、ｏｆｆｓｅｔは接地に対する余弦の垂直オフセットである。ｃｏｓ（θ）＜０であれば、負号が適用される。式１および式３０の出力は、真に線形ではないが、入力正弦曲線の１周期が磁石の１回転３６０度に合致することを仮定すれば、理論的最高条件の最大誤差である±０．３３度を有することに留意されたい。]
[0122] 非線形波形を生成する式３０におけるオフセット値に対して、ある値が選択されうる。それゆえ、第１の波形に対する相補的非線形性を有する、第２の波形を生成することが可能である。一実施形態において、このことは、下の式３１に示すような、式３０がわずかに修正されたバージョンを使用することにより実施される。第１および第２の波形の平均は、式３０単独の最高条件の誤差より高度な線形性を有することができる。]
[0123] 上の式３０および下の式３１]
[0124] ]
[0125] を考察する。ここで、ｋは倍率である。Ａおよびｏｆｆｓｅｔが、両式に対して同じ値を有することに留意されたい。ｋ＝０．３０９およびｏｆｆｓｅｔ＝１．０２Ａの値を選択することで、図２０に示す波形が作成される。式３０の出力１１００および式３１の出力１１０２は、それらそれぞれの非線形性が互いに補完しあい、それにより２つの波形の平均がより高い線形性を有することを示す。結果として得られる出力は、上で選択されたｏｆｆｓｅｔおよびｋの値に対して、最高条件の最大誤差０．０２９度を有する。] 図２０
[0126] 波形１１００、１１０２を平均することで、最高条件の最大誤差０．０２９°の出力が、結果としてもたらされる。この誤差は、本発明の相補型波形平均を持たないものより１桁小さい。]
[0127] 最終の出力は、下の式３２]
[0128] ]
[0129] で説明される。ここで、Ａは正弦および余弦の振幅であり、ｏｆｆｓｅｔは余弦のオフセットであり、ｋは倍率である。ｃｏｓ（θ）＜０のときに、反転が適用される（すなわち、負号）。下の図２１は、回路における、式３２の例示的な実施を示す。] 図２１
[0130] 本明細書で説明されるものと同じ平均化技術が、式３３]
[0131] ]
[0132] に示すように、異なるオフセットを有する式３０で生成される、２つの波形において実施されうることに留意されたい。例えば、ｏｆｆｓｅｔ１＝１．３６およびｏｆｆｓｅｔ２＝４．７６の場合、式３３の出力は、約±０．１５°の誤差を有するであろう。]
[0133] 本発明の他の態様において、回路は、２つの磁気センサと、その２つのセンサの出力から誘導される第３の正弦波信号を生成するために必要な信号処理回路とを、一体化する。３つの信号を使用することで、正弦波信号のうちの２つの間の位相差が、トリミングされる。２つの正弦波信号の間の位相差をトリミングすることは、角度感知、歯車の歯の感知、および他の用途において、好都合でありうる。この特徴は、
− 最終的なセンサ装着の間の、製造上の配置許容誤差（すなわち、角度センサに対する円盤磁石の不整合）、
−単一基板上に存在しない２つのホールセンサまたはＭＲセンサの相対的配置に影響を与える製造上の配置許容誤差、
の結果としてのセンサの不整合をトリミングするときに、特に好都合である。このことは、シリコンの信号処理ダイが、２つ以上のＧａＡｓホールプレートまたはＭＲ（磁気抵抗器センサ）とインターフェースする場合に好都合であろう。]
[0134] 角度感知用途に必要な１対の正弦／余弦信号を生成するための従来の方法は、回転磁石の中心周りに、２つのホールプレートを９０°の機械的オフセットで配置することである。この方法の不利点は、ホールプレートの９０°の機械的オフセットにおける何らかの不整合が、結果的に、正弦と余弦の信号の間の位相誤差をもたらすことである。機械的不整合の主な原因は、エンドユーザが、磁石をデバイスパッケージの上に、正確に位置合わせできないことに由来する。例えば、磁石配置の０．１２７ｍｍ（５ミル）の不整合が、約±８．３３°までの位相誤差を、結果としてもたらしうる。そのような位相誤差が、結果的に、逆正接アルゴリズムに対して、約±８°の角度誤差になる。位相誤差は、角度感知アルゴリズムにおける誤差の、主要な原因の１つである。]
[0135] 本発明の例示的実施形態によれば、以下に詳細に説明されるように、ホール／ＭＲが生成した正弦／余弦信号対の間の位相差がトリミングされる。このトリミングは、ｃｏｓ（θ）が、９０度オフセットのセンサを使用して作成されるときは、実施することが難しい可能性がある。]
[0136] 式３４、式３５および式３６における関係は、本発明の例示的実施形態によるトリミングをもたらすために利用されうる。]
[0137] ]
[0138] ここで、Ａ、ＢおよびＣはそれらそれぞれの正弦曲線の利得であり、α、β、γはそれらの位相である。ｃｏｓ（θ）を作成するための例示的技術が、以下に説明される。
図２２に示すように、最初に、第１および第２のホール信号Ｓ１およびＳ２が、それぞれのホール素子１２００、１２０２により生成される。Ｓ１＝Ａｓｉｎ（θ）とし、ここで、Ａは何らかの任意の利得である。Ａｓｉｎ（θ）は、基準信号であり、それゆえ、Ａｓｉｎ（θ）は、それ自体に関する位相誤差を有さないことが仮定されていることに留意されたい。Ｓ２＝Ａｓｉｎ（θ＋β）、ここで９０°＜β＜１８０°、とする。例えば、Ａ＝１およびβ＝１２５°であれば、Ｓ１＝ｓｉｎ（θ）およびＳ２＝ｓｉｎ（θ＋１２５°）である。第２のホールを、Ｓ１に対する機械的位相オフセットで配置することにより、Ｓ２を生成する。] 図２２
[0139] 生成された２つの信号は、下の式３７、式３８、および式３９を使用して余弦と関連づけられうる。]
[0140] ]
[0141] ここで、Ｇは利得因子であり、Ｃは結果として得られる余弦信号の振幅である。
第２の信号Ｓ２が、Ｇによって得られうる。β＝１２５°の場合、Ｇ＝１．７４を計算（式３８）で求めることができる。結果として、図２３に示すように、Ｓ２＝１．７４ｓｉｎ（θ＋１２５°）となる。] 図２３
[0142] 次に、Ｓ３＝Ｓ１＋Ｓ２とする。式３７が示すように、Ｓ３＝Ｃｃｏｓ（θ）であり、ここで、Ｃは式３９を使用して計算されうる。例において、Ａｓｉｎ（θ）とＧａｓｉｎ（θ＋β）が加算されてＣｃｏｓ（θ）が得られる図２４に示すように、Ｃ＝１．４３であり、それゆえＳ３＝１．４３ｃｏｓ（θ）である。] 図２４
[0143] 次いで、第３の信号Ｓ３は、その振幅が第１の信号Ｓ１の振幅に適合するように、減衰される。これにより、図２５に示すように、Ｓ１＝ｓｉｎ（θ）およびＳ３＝ｃｏｓ（θ）となる。] 図２５
[0144] 上のように、位相シフトされた余弦信号を作成した後、余弦の位相がトリミングされうる。余弦は、２つの機械的にオフセットされたホール素子の上で、磁石を回転させることにより生成された信号を、加算することにより、作成された。Ｓ１（Ａｓｉｎ（θ）に等しい）は、基準信号であるので、Ｓ１に関する位相誤差を持たないと仮定する。Ｓ３の位相は、Ｓ２の位相βとＳ２の利得因子Ｇの両方により求められる。Ｓ３＝Ｃｓｉｎ（θ＋γ）であり、ここで、γは下の式４０で与えられる。]
[0145] ]
[0146] 理想的には、γは、９０°に等しい。というのは、Ｃｓｉｎ（θ＋９０°）＝Ｃｃｏｓ（θ）であるからである。
Ｓ２が磁石の不整合による位相誤差を有する可能性があり、その位相誤差が、Ｓ３の位相に直接影響することが知られている。しかし、下の実施例に示すように、Ｓ２の利得を調節することにより、Ｓ３の位相における誤差をトリミングで削除することが可能である。]
[0147] 以下の信号が生成されることが予測されていると仮定する：
Ｓ１＝ｓｉｎ（θ）
Ｓ２＝Ｇｓｉｎ（θ＋１２５°）＝１．７４ｓｉｎ（θ＋１２５°）
Ｓ３＝Ｃｓｉｎ（θ＋９０°）＝１．４３ｓｉｎ（θ＋９０°）＝１．４３ｃｏｓ（θ）
しかし、磁石の不整合により、以下が結果としてもたらされる、
Ｓ１＝ｓｉｎ（θ）
Ｓ２＝１．７４ｓｉｎ（θ＋１１５°）
Ｓ３＝２．１４ｓｉｎ（θ＋８０．５４°）。
Ｓ３の位相は、Ｓ２の利得を変えることにより「固定」されうる。Ｇ＝１．７４を有する代わりに、Ｇ＝２．３７とする。これが、Ｓ２＝２．３７ｓｉｎ（θ＋１１５°）およびＳ３＝２．１４ｓｉｎ（θ＋９０°）にさせる。]
[0148] 図２６は、Ｓ１に対するＳ２の機械的オフセットであるβの、いくつかの選択に対して、利得因子Ｇが、出力位相γにどのように影響するかを示す。出力曲線が９０°付近で急峻であるほど、利得因子Ｇを変えることによりγを正確に調節することが、容易になる。言い換えれば、９０°付近でより急峻な曲線に対して、利得誤差は、最終の出力角に対して、より小さい影響を有する。このことは、下の表Ｉで計算され、その表は、９０°位相シフトされた信号を作成する能力に対する、入力位相βの影響を要約する。] 図２６
[0149] ]
[0150] 実際的な用途において、βの最良の選択は、おそらく、１１５°である。余弦の位相の最悪条件の精度は、β＜±１０°と仮定すると、±０．４４°であろう。次の段階は、Ｃの利得を、Ａに適合するように調節することである。余弦を作成するこの数学的プロセスが、図２７の例示的回路の中で実施される。余弦信号が、Ａｓｉｎ（θ）およびＡＧｓｉｎ（θ＋β）の２つの入力ホール信号から生成される。βの位相不整合を調節するために、利得段階が調節されるべきである。この例は、Ａ＝０．５Ｖ、Ｇ＝２．３６６およびβ＝１１５°を仮定している。] 図２７
[0151] 余弦の位相をトリミングするために使用される同じ技術が、正弦の位相のトリミングに適用されうる。より詳細には、式３９を再整理することで、式４１の結果が作成される。
Ｓ１＝Ｓ３−Ｓ２ または、
Ａｓｉｎ（θ）＝Ｃｃｏｓ（θ）−ＧＡｓｉｎ（θ＋β） 式４１
Ａｓｉｎ（θ）を位相シフトするために、もう１つの利得段階をＳ２の出力に加え、次いで式４１を適用することが可能である。以下の
Ｓ４＝ＸＳ２
ＹＡｓｉｎ（θ＋α）＝Ｃｃｏｓ（θ）−ＸＧＡｓｉｎ（θ＋β） 式４２
を考察する。ここで、ＸおよびＹは利得因子であり、αはシフトされた角度である。これらの変数は、余弦に対して、上で見出された同じ原理を使用して、計算されうる。図２８は、いかにして、Ａｓｉｎ（θ）の位相調整が、図２７の余弦作成回路に加えられうるかを示す。] 図２７ 図２８
[0152] 本発明の他の態様において、正弦波であってよい単一の波形が、対応する余弦信号を生成するために使用される。当業界で知られているように、角度感知回路の開発における１つの障害は、以前の状態の記憶に依存することなく、正弦波入力を線形化することである。上述のように、線形出力が、２つの正弦波入力からもたらされうる。例えば、正弦および余弦信号が、２つの空間的に位相シフトされたホール素子の上で単極磁石を回転させることにより、生成される。本発明の例示的実施形態において、三角恒等式が、その対応する余弦信号を作成するために、単一の正弦波入力に適用される。一実施形態において、入力正弦曲線に対応する三角波が、生成される。この三角波の生成は、以前の状態の記憶を、全く必要としない。]
[0153] 三角恒等式ｓｉｎ２（θ）＋ｃｏｓ２（θ）＝１を利用する。その式は、式４２のように書かれうる、
Ａ２ｓｉｎ２（θ）＋Ａ２ｃｏｓ２（θ）＝Ａ２ 式４２
ここで、Ａは利得因子であり、θは角度位置であり、ｃｏｓ（θ）の絶対値に対する１つの解である。式４２を再整理することで、式４３における結果が生じる。]
[0154] ]
[0155] 式４３は、整流されたｃｏｓ（θ）をもたらす。真のｃｏｓ（θ）信号は、直接計算されえない。というのは、この恒等式における自乗項は、すべての値を正にするからである。真のｃｏｓ（θ）を計算することは、適切な点において、整流された信号を反転する表示ビットを必要とする。]
[0156] 上に示すように、線形出力は、整流された正弦波信号を使用して計算されうる。正弦波入力は、その対応する余弦信号を作成することにより、線形化されうる。最初に、正弦波入力Ａｓｉｎ（θ）が、図２９に示すように、もたらされる。正弦曲線が、図３０に示すようにＡ２ｓｉｎ２（θ）の形を有するように、操作される。次いで、｜Ａｃｏｓ（θ）｜が、図３１に示すように、計算されうる。次の段階は、式４４および式４５における規定に準拠するために、Ａｓｉｎ（θ）および｜Ａｃｏｓ（θ）｜に、定数Ｇで利得を与える。] 図２９ 図３０ 図３１
[0157] 図３３に示す、反転された「ケイン（ｃａｎｅ）」波形が、ＧＡｓｉｎ（θ）をＧ｜Ａｃｏｓ（θ）｜に加えることにより生成される。ケイン波形は、加算演算のために、ＧＡｓｉｎ（θ）およびＧ｜Ａｃｏｓ（θ）｜より√２倍だけ大きくなる。図３４に示すように、「ケイン」波形は、整流されたＧ｜Ａｃｏｓ（ｑ）｜で除算可能であり、その出力は、従って、出力利得およびオフセットにおいてトリミングされうる。出力波形は、もとの正弦曲線のピークと谷に合致する。] 図３３ 図３４
[0158] 例示的実施形態における最適な結果に対して、式４４および式４５における関係は、真であるべきである、
ＧＡ＝０．５９６（ｏｆｆｓｅｔ） 式４４
ｏｆｆｓｅｔ≠０ 式４５
ここで、Ｇは上述の利得因子であり、ｏｆｆｓｅｔは数学的ゼロ（例えば、接地）に対する正弦波信号の垂直オフセットである。誤差源が存在しない理想的な場合、最小の非線形性は０．３２８°である。正弦曲線を線形化するためのこの手順は、図３５に示す例示的な回路など、回路において実施されうる。回路の出力は、入力正弦曲線１３００および三角形出力１３０２に対して、図３６のシミュレーションされた結果において示される。この例に対して、入力正弦曲線は、１ｋＨｚの周波数を有する。] 図３５ 図３６
[0159] このアルゴリズムを３６０度の角度感知用途において利用するために、出力の負の傾斜部分を識別する方法が必要である。しかし、この方法は、１８０度センサに対しては、不要であろう。この識別は、負の傾斜部分を反転し、０〜１８０°領域を１８０°〜３６０°領域から区別する、表示ビットの形であってよい。この表示ビットは、磁場の極性、すなわち北または南を識別するために使用される、追加の磁場センサの形を取ってよい。この表示ビットがないと、アルゴリズムは、０〜１８０°の範囲だけで可能である。出力は、式１のメカニズムと異なり、出力の位相は、−４５°位相シフトではなく−９０°位相シフトを有することに留意されたい。式１の実施形態に対する位相シフトは、０°が、出力が最小の点であるとみなしていた。]
[0160] 本発明の他の態様において、入力正弦曲線の利得およびオフセットが、最終の出力誤差を縮小させるために、制御される。自動利得制御（ＡＧＣ）および自動オフセット調節（ＡＯＡ）が、上述の角度感知の実施形態に適用されうる。例えば、一実施形態は、オフセット調節ＤＡＣ（デジタルからアナログへ）、および、このＤＡＣから入力電流を受けて増幅器の利得を制御するゲインセル・トランスコンダクタを使用する。参照により本明細書に組み入れられる米国特許第７，０２６，８０８号、米国特許第６，９１９，７２０号および米国特許第６，８１５，９４４号は、例示的ＡＧＣ回路を示し、参照により本明細書に組み入れられる、２００６年４月１７日に出願した、米国特許出願第１１／４０５，２６５号は、例示的ＡＯＡの実施形態を開示する。]
[0161] 他の実施形態において、利得制御を有する回路は、入力がＡ１ｓｉｎ（θ）およびＡ２ｃｏｓ（θ）であるという事実に依拠し、ここでＡ１およびＡ２は信号の利得値である。信号が、整合する利得を有する（すなわち、Ａ１＝Ａ２＝Ａ）ことを仮定すれば、回路の中に三角恒等式]
[0162] ]
[0163] を実施して、実際の利得Ａを求めるために解くことができる。いくつかの因子Ａ（ここで、Ａは上式を使用して計算される）による正弦曲線の拡縮が、エアギャップのズレによる変動にかかわらず、最終的に一定の利得を、結果としてもたらす。利得制御のこの方法が、ゼロオフセットおよび整合利得を有する信号に対して有効であり、この方法は、他のＡＧＣ方法と共に使用されてよい。]
[0164] 利得およびオフセットが、例えば、ライン試験の最後において、および／または顧客最終試験においてトリミングされてよいことが、理解されよう。また、利得またはオフセットは、デバイス電源立ち上げ時に調節されてよく、または実行モードの間に動的に変化してよい。]
[0165] 利得およびオフセットの動的調節が動作中に所望される場合、デバイスは、調節モードを可能または不可能にする較正ピンを有することができる。このピンはまた、ＡＧＣおよびＡＯＡ補正が出力に適用される更新の速さを制御することができよう。更新の頻度は、タイミングメカニズムにより制御可能であり、またはアルゴリズムの最終の出力ランプの立下がり遷移に合わせることができる。]
[0166] 図３７および図３８は、実行モードの間にタイミングメカニズムを介してＡＧＣおよびＡＯＡの速さを制御する、例示的技術を示す。較正ピンＣＡＬにつながる外部キャパシタＣが、中央ノードを充電する。キャパシタＣの電圧がＶＲＥＦに達すると、比較器ＣＯが作動してキャパシタを放電する。比較器ＣＯの出力が、瞬間的に高のパルスを発する。ＡＯＡおよびＡＧＣ補正は、比較器が高のパルスを発する毎に、更新されうる。異なる大きさのキャパシタを選択することで、比較器のパルスの速さを制御することができる。ＣＡＬピンを低（ＬＯＷ）に繋ぐと、動的更新モードが遮断される。] 図３７ 図３８
[0167] 本発明の他の態様において、角度センサは、周波数に独立な正弦曲線からの、第１および第２の直角位相信号を使用する。この配置により、センサの精度が高められうる。
直角位相信号をもたらすために、ホール素子などのセンサ素子４つを差動的に使用して、近似的な直角位相関係をもたらすことができる。また、２つの正弦曲線の振幅を、利得を与えて整合させ、次いで、２つの信号を加算および減算して、近似的な直角位相関係をもたらすことができる。これらの技術がまた、結合されうる。]
[0168] 以下に詳細に説明される本発明の例示的実施形態が、周波数に独立な正弦曲線から、第１および第２の直角位相信号を得る方法を開示する。他の例示的実施形態が、自動利得制御（ＡＧＣ）技術の一例を用いる、これらの信号の利用を含む。]
[0169] 知られている角度感知アルゴリズムが、２つの入力正弦波信号を使用する、線形出力ランプを生成する。これらのアルゴリズムは、２つの入力正弦曲線の間の９０°位相関係に依拠し、位相の理想からのわずかな変化も許容しない。高められた直角位相を有する第１および第２の正弦波信号を生成することは、角度感知アルゴリズムにおける誤差を最小化するのを助成し、自動利得制御（ＡＧＣ）に有用である。]
[0170] 図３９は、不整合に対して近似的な直角位相関係を有する正弦曲線を生み出すための、例示的センサの実施形態２０００を示す。回転磁石２００４に対して配列された４つのホール素子２００２ａ〜２００２ｄから生成される差動信号は、以下に説明するように利用される。] 図３９
[0171] 例示的実施形態において、４つのホール素子２００２は、円盤磁石２００４に面する正方形構成に方向づけられる。４つのホール素子２００２の間の中心点ＣＰが、円盤磁石２００４の中心Ｃに整列されるものと仮定する。図示の実施形態において、第１のホール素子２００２がＴＯＰの位置にあり、第２のホール素子２００２ｂがＲＩＧＨＴに、第３のホール素子２００２ｃがＢＯＴＴＯＭに、そして第４のホール素子２００２ｄがＬＥＦＴにある。]
[0172] センサ２０００は、以下に詳細に説明される信号処理の少なくとも一部分を実施するための信号処理モジュール２００８を、さらに含む。
ＴＯＰの信号からＢＯＴＴＯＭの信号を、また、ＬＥＦＴの信号からＲＩＧＨＴの信号を減算すると、直角位相関係を有する２つの信号Ｓｉｇ１およびＳｉｇ２（図４０、図４１、図４２）が得られる。信号Ｓｉｇ１およびＳｉｇ２の間のこの関係は、円盤磁石の中心と４つのホールの中心点の間の不整合にかかわらず、近似的な直角位相を維持する。]
[0173] 図４０Ａは、ホール素子が中心に置かれ、すなわち、不整合でない場合の４つのホール素子２００２ａ（ＴＯＰ）、２００２ｂ（ＲＩＧＨＴ）、２００２ｃ（ＢＯＴＴＯＭ）、２００２Ｄ（ＬＥＦＴ）それぞれからの信号、Ｔ、Ｂ、Ｌ、Ｒを示す。図４０Ｂは、第１の信号Ｓｉｇ１、ここでｓｉｇ１＝（Ｔ−Ｂ）／２、および第２の信号Ｓｉｇ２、ここでＳｉｇ２＝（Ｌ−Ｒ）／２、を含む、結果として得られた差動信号を示す。] 図４０Ａ 図４０Ｂ
[0174] ０．８０８２の比に対して、第１の入力正弦曲線は、１．３９Ｖｐｐの振幅を有し、第２の入力正弦曲線は、１．６６Ｖｐｐの振幅を有する。第１の入力信号は、２．４８９Ｖのオフセットを有し、第２の入力信号は、８４．３２度の位相で、２．５０１Ｖのオフセットを有する。]
[0175] 図４１Ａは、１ｍｍ上および１ｍｍ左の不整合に対する、４つのホール素子信号Ｔ、Ｂ、Ｌ、Ｒを示す。整合は、磁石２００４（図４０）の中心と４つの素子２００２の中心から求められることを理解されたい。図４１Ｂは、ホール素子信号Ｔ、Ｂ、Ｌ、Ｒから誘導された第１および第２の信号Ｓｉｇ１、Ｓｉｇ２を示す。] 図４１Ａ 図４１Ｂ
[0176] 図４２Ａは、１ｍｍ上および２ｍｍ左の不整合に対する、４つのホール素子信号Ｔ、Ｂ、Ｌ、Ｒを示す。図４２Ｂは、結果としてもたらされた信号Ｓｉｇ１、Ｓｉｇ２を示す。
上の図示および説明のように、４つのセンサ素子からの出力信号は、磁石に対するセンサ素子の機械的不整合による精度の低下を縮小するために、実質的な直角位相関係を有する差動信号を生成するために、使用されうる。] 図４２Ａ 図４２Ｂ
[0177] 図４３は、本発明の例示的実施形態による差動センサに対するステップの、例示的シーケンスを示す流れ図である。ステップ２１００で、間の不整合が求められる。ステップ２１０２で、図３９に示す、４つのホール素子２００２ａ（ＴＯＰ）、２００２ｂ（ＲＩＧＨＴ）、２００２ｃ（ＢＯＴＴＯＭ）、２００２Ｄ（ＬＥＦＴ）など、ホール素子からの信号が、受けられる。ステップ２１０４で、第１の信号Ｓｉｇ１、ここでｓｉｇ１＝（Ｔ−Ｂ）／２、および第２の信号Ｓｉｇ２、ここでＳｉｇ２＝（Ｌ−Ｒ）／２、を含む差動信号が、生成される。] 図３９ 図４３
[0178] 本発明のセンサが、広範なパッケージタイプで提供されうることを理解されたい。図９は、本発明のセンサが提供されうる例示的パッケージタイプを示す。
本発明の他の態様において、例示的実施形態が、第１および第２の正弦曲線の振幅に利得を与えて整合させ、次いで２つの信号を加算および減算することにより、直角位相関係を有する正弦曲線を生成する。] 図９
[0179] 任意の位相差
ＩＮ１＝Ａｓｉｎ（θ）＋ａ 式４６
ＩＮ２＝Ｂｓｉｎ（θ＋φ）＋ｂ 式４７
を有する第１および第２の入力正弦曲線を考察する。入力位相差φの大半の値に対して、Ａ＝Ｂであれば、９０°の位相差を有する第１および第２の出力正弦曲線が、生成されうる。これは、式４８および式４９
ＳＩＧ１＝ＩＮ１−ＩＮ２ 式４８
ＳＩＧ２＝ＩＮ１＋ＩＮ２ 式４９
のように、入力正弦曲線を加算および減算することにより達成される。各項を２で除算することで、信号ＳＩＧ１およびＳＩＧ２が、ＩＮ１およびＩＮ２以下の振幅を有することが、確実にされる。]
[0180] ＳＩＧ１＝（ＩＮ１−ＩＮ２）／２ 式５０
ＳＩＧ２＝（ＩＮ１＋ＩＮ２）／２ 式５１
結果としてもたらされる正弦曲線は、
ＳＩＧ１＝Ｃｓｉｎ（θ−γ）＋ｃ 式５２
ＳＩＧ２＝Ｄｓｉｎ（θ＋δ）＋ｄ 式５３
の形を有し、ここで、Ａ＝Ｂならば、大半のφの値に対して、δ−γ≒±９０°である。]
[0181] 上の関係の一例が、信号ＩＮ１、ＩＮ２、ＳＩＧ１、ＳＩＧ２に対して、図４４に示される。例示的な図において、ＩＮ１＝３ｓｉｎ（θ）およびＩＮ２＝３ｓｉｎ（θ＋１５０°）である。結果としてもたらされる正弦曲線ＳＩＧ１およびＳＩＧ２は、不整合な振幅と９０°の位相差を有する。] 図４４
[0182] 図４５は、整合する入力振幅（式４６および式４７参照）における様々な変化に対する出力位相を示す。ｘ軸は、入力位相差φを表す。図から分かる通り、直角位相関係は、この技術を使用する大半の入力位相差に対して、比較的厳しい許容誤差を維持する。] 図４５
[0183] 図４６Ａおよび図４６Ｂは、式５０および式５１に示す数学的演算に対する、例示的な回路の実施を示す。例示的実施形態において、図４６Ａは、抵抗分割器を示し、図４６Ｂは、ホイートストンブリッジを示す。広範な代替の実施が、当業者には、容易に明らかとなるであろうことを、理解されたい。例えば、オペアンプ回路が、所望の結果をもたらすために、容易に構成されうる。]
[0184] 図４４から明らかなように、出力の直角位相正弦波信号は、整合する振幅を、必ずしも持つ必要はない。信号は、角度感知アルゴリズムに入力される前に、振幅を整合させるためにトリミングされうる。] 図４４
[0185] 本発明の他の態様において、上述の方法は、直角位相関係を有する正弦曲線を作成するために、別々に、または互いに連動して使用されうる。直角位相信号は、整合する利得を有するためにトリミングされ、角度感知処理に対する入力として使用されうる。これらの処理された信号は、自動利得制御（ＡＧＣ）回路に有用である。自動利得制御のための１つの技術が、三角法の関係]
[0186] ]
[0187] を利用することであり、ここで、Ａは振幅であり、θは磁気の回転角度であることに留意されたい。
一実施形態において、上の三角法の関係は、１つの入力信号を「Ａｓｉｎθ」として、また、１つの入力信号を「Ａｃｏｓθ」として指定し、上の式５４を使用してＡを直接計算するために使用される。自乗、加算、および平方根のブロックが、]
[0188] ]
[0189] を計算するために使用されうる。Ａの値は、基準電圧と比較可能であり、ＡｓｉｎθおよびＡｃｏｓθの振幅が、フィードバック回路を使用して、拡縮されうる。
他の実施形態において、上の三角法の関係が、自乗および加算のブロックを使用してＡ２の値を見出して、Ａ２ｓｉｎ２θ＋Ａ２ｃｏｓ２θ（式５５より）を計算するために、使用される。Ａ２の値が、基準電圧と比較可能であり、ＡｓｉｎθおよびＡｃｏｓθの振幅が、フィードバック回路を使用して、拡縮されうる。この第２の方法は、回路実施において、平方根のブロックの必要性をなくす（図４７参照）。] 図４７
[0190] 図４７は、本発明による、利得制御回路３００２を有する例示的回路３０００を示す。例示された実施形態において、ＡＧＣ処理が、ＶＲＥＦ信号を用いて、Ａ２の値を計算する。信号Ａｓｉｎθが自乗され３００４、信号Ａｃｏｓθが自乗され３００６、これらの信号が合計されて３００８、信号Ａ２を利得制御回路３００２にもたらす。基準電圧Ｖｒｅｆ、信号Ａｓｉｎθ、および信号Ａｃｏｓθが、利得制御回路３００２にもたらされ、その回路が、フィードバックのために、ＡｋｓｉｎθおよびＡｋｃｏｓθをそれぞれＡｓｉｎθおよびＡｃｏｓθに出力する。利得制御回路３００２は、Ａ２がＶｒｅｆに等しくなるまで、ｋの値を増加または減少させる。] 図４７
[0191] 本発明の例示的実施形態は、知られているセンサ実施を上回る利点を提供する。例えば、対面形の磁石構成と４つのホール素子の実施を使用する、任意の不整合に対して、９０°の出力位相関係が、ほぼ保たれる。さらに、９０°の出力位相関係が、加算／減算技術を用いて、入力位相φの大半の値に対して有効である。２つの入力信号が、整合する振幅を有する限り、近似的に直角位相の関係が保たれ続ける。さらに、出力位相は、加算／減算技術を用いる、整合する入力振幅の関数であるにすぎず、それゆえ、入力位相、または不整合な入力オフセットとは無関係である。]
[0192] 本発明の他の態様において、磁気センサが、磁性貫通軸の回転を検出するために使用されうる。一実施形態において、３つのセンサが、９０度の位相差の正弦／余弦信号を提供するために使用される。これらの信号が、貫通軸のリング磁石の回転角を求めるために処理される。]
[0193] 図４８は、図４９に示すリング磁石４００７を用いて回転する貫通軸４００５の角度位置を検出するために、複数の磁気センサ４００２ａ〜４００２ｃを有する例示的センサ４０００を示す。磁気センサ４００２の配置は、図３９に関連して示し、説明した方法と類似の方法で提供されうる。センサからの出力は、上および下で説明されるように、増幅器４００４で増幅され、フィルタ４００６でフィルタをかけられ、Ｖｓｉｎ（θ）およびＶｃｏｓ（θ）として出力されうる。リング磁石４００７の磁極対の数が、機械的な１回転３６０度における、磁気の正弦波信号の周波数を決定することを理解されたい。] 図３９ 図４８ 図４９
[0194] ３−磁気センサは、例えば、軸上の円盤磁石の回転角度を求めるために、逆正接などの補間を使用して操作されうる、貫通軸に対する正弦／余弦信号を提供することができる。この配置は、従来のデバイスと比較して、対面形の角度感知用途における不整合振動誤差に対して、改善された許容差を達成する。]
[0195] 図４９に示す例示的一実施形態において、上部センサＴが、Ｖｓｉｎ（θ）＝Ｖｈａｌｌ（Ｔ）として出力信号をもたらし、左および右のセンサＬ、Ｒが、Ｖｃｏｓ（θ）＝Ｖｈａｌｌ（Ｌ）＋Ｖｈａｌｌ（Ｒ）をもたらすために使用される。代替の一実施形態において、第１および第２の対の４つのセンサが、第１および第２の差動信号をもたらすために使用されうる。例えば、４つのホール素子が、上述のように、一方の対の差動信号と、他方の対の付加的信号とを取ることにより、直角位相信号を生成することができる。例示的シミュレーションにおいて、３つのホール素子の使用が、図４９に示す用途に対する４つの素子を上回る、優れた性能をもたらすことに留意されたい。４感知素子構成が提供される場合は、センサ素子のうちの１つは、電力消費を削減するために、任意選択で電源オフにされてよい。] 図４９
[0196] 図５０は、図４９に示す構成など、例示的リング磁石構成に対する感知素子Ｔ、Ｂ、Ｌ、Ｒのそれぞれに対する、未処理のホール素子信号を示す。未処理信号は、上部センサ素子Ｔと下部センサ素子Ｂの間、および左素子Ｌと右素子Ｒの間の間隔１．８ｍｍに対して示される。差動素子の間のホール間隔が、得られる直角位相とは無関係であることが理解されよう。すなわち、直角位相の正弦／余弦関係は、リング磁石の磁極の間隔に無関係であり、磁気素子の機械的配列によって決まる。] 図４９ 図５０
[0197] 図５１は、Ｖｓｉｎ（θ）およびＶｃｏｓ（θ）を示し、ここで、Ｖｓｉｎ（θ）＝Ｖｈａｌｌ（Ｔ）およびＶｃｏｓ（θ）＝Ｖｈａｌｌ（Ｌ）＋Ｖｈａｌｌ（Ｒ）である。信号は、利得またはオフセットの補正なしに示される。] 図５１
[0198] 例示的一実施形態において、正弦波補間処理が、図５２に示すように実施される。特定の一実施形態において、逆正接関数４０５０が、補間のために使用される。逆正接処理が正弦波信号に実施された後、正弦波信号の９０度位相関係の中、または正弦波信号の利得／オフセットの中に、何らかの誤差が依然として存在することが、理解されよう。入力正弦波誤差は、逆正接処理における出力誤差を生じる可能性がある。出力誤差は、逆正接モジュールの後端で、線形化処理４０５２を使用して縮小されうる。図５３は、線形化のない出力誤差のレベルを示し、図５４は、線形化後の出力誤差のレベルを示す。] 図５２ 図５３ 図５４
[0199] 図５５は、本発明の例示的実施形態によるセンサを提供するための、ステップの例示的なシーケンスを示す。ステップ５０００で、第１（例えば、上）、第２（例えば、左）、および第３（例えば、右）のセンサからの情報が、受けられる。情報は、装着された磁石を有する軸の回転に対応する。ステップ５００２で、第１の正弦波出力信号、例えば、Ｖｓｉｎ（θ）が、第１のセンサ（Ｖｈａｌｌ（Ｔ））から生成される。ステップ５００４で、第２の正弦波信号、例えば、Ｖｃｏｓ（θ）が、第２および第３のセンサ信号、例えば、Ｖｈａｌｌ（Ｌ）、Ｖｈａｌｌ（Ｒ）から生成される。] 図５５
[0200] ステップ５００６で、補間処理が、第１および第２の出力信号に実施される。一実施形態において、逆正接が、補間に使用される。ステップ５００８で、線形化処理が、出力誤差を縮小するために、出力信号に実施される。ステップ５０１０で、センサ出力信号が、生成される。]
[0201] 例示される実施形態は、線形ホール効果デバイスを使用して正弦波信号の生成を提供するが、磁気抵抗器（ＭＲ）、磁気トランジスタ、巨大磁気抵抗（ＧＭＲ）センサ、または異方性磁気抵抗（ＡＭＲ）センサなど、様々な他の磁気センサが、使用されうる。さらに、正弦波波形が示される一方で、他の適切な波形が、特定の用途の必要性を満たすために、使用されうることが理解される。]
実施例

[0202] 上記の実施形態に基づく本発明の他の特徴および利点が、当業者には理解されよう。従って、本発明は、添付の特許請求の範囲で示されるものを除けば、特別に示され説明されたものによって、限定されるものではない。本明細書に言及されるすべての出版物および参考資料は、参照によりその全体が、本明細書に明確に組み込まれる。]

权利要求:

請求項1
磁石と、前記磁石に対して位置付けられた第１、第２、第３、および第４のセンサ素子と、前記第１、第２、第３、および第４のセンサ素子からの出力信号を処理して、第１および第２の差動信号を生成し、前記第１および第２の差動信号の直角位相関係を最大化することにより、前記磁石に対する前記第１、第２、第３、および第４のセンサ素子の位置的不整合の影響を最小化するための、アナログ信号処理モジュールと、を備える、センサ。
請求項2
前記センサ素子は、ホール素子を含む、請求項１に記載のセンサ。
請求項3
前記センサは正確に４つのホール素子を含む、請求項１に記載のセンサ。
請求項4
前記第１のホール素子は第１の出力信号Ｔを生成するＴＯＰであり、前記第２のホール素子は第２の出力信号Ｒを生成するＲＩＧＨＴであり、前記第３のホール素子は出力信号Ｂを生成するＢＯＴＴＯＭであり、前記第４のホール素子は出力信号ＬＥＦＴを生成し、第１の差動信号はｓｉｇ１＝（Ｔ−Ｂ）／２であり、第２の差動信号はｓｉｇ２＝（Ｌ−Ｒ）２である、請求項２に記載のセンサ。
請求項5
前記磁石は円盤磁石である、請求項１に記載のセンサ。
請求項6
前記磁石は２つの磁極を有する、請求項１に記載のセンサ。
請求項7
磁石に対して第１、第２、第３、および第４のセンサ素子を位置付けるステップと、前記第１、第２、第３、および第４のセンサ素子からの出力信号を処理して、第１および第２の差動信号を生成し、前記第１および第２の差動信号の直角位相関係を最大化することにより、前記磁石に対する前記第１、第２、第３、および第４のセンサ素子の位置的不整合の影響を最小化するための、アナログ信号処理モジュールを提供するステップと、を含む、方法。
請求項8
前記センサ素子はホール素子を含む、請求項７に記載の方法。
請求項9
前記センサは正確に４つのホール素子を含む、請求項７に記載の方法。
請求項10
前記第１のホール素子が第１の出力信号Ｔを生成するＴＯＰであり、前記第２のホール素子は第２の出力信号Ｒを生成するＲＩＧＨＴであり、前記第３のホール素子が出力信号Ｂを生成するＢＯＴＴＯＭであり、前記第４のホール素子が出力信号ＬＥＦＴを生成し、第１の差動信号がｓｉｇ１＝（Ｔ−Ｂ）／２であり、第２の差動信号がｓｉｇ２＝（Ｌ−Ｒ）２である、請求項８に記載の方法。
請求項11
前記磁石は円盤磁石である、請求項７に記載の方法。
請求項12
前記磁石は２つの磁極を有する、請求項７に記載の方法。
請求項13
磁石と、前記磁石に装着された部材の回転を検出するために、前記磁石に対して位置付けられた第１、第２、および第３のセンサ素子と、前記第１、第２、および第３のセンサ素子からの出力信号を処理して、前記第１のセンサ素子から第１の信号を、前記第２および第３のセンサ素子から第２の信号を生成し、前記第１および第２の信号の直角位相関係を最大化することにより、前記磁石に対する前記第１、第２、および第３のセンサ素子の不整合による位置的誤差を最小化するための、アナログ信号処理モジュールと、を備える、センサ。
請求項14
前記センサ素子はホール素子を含む、請求項１３に記載のセンサ。
請求項15
前記センサは第４のセンサ素子を含み、前記第２の信号が差動である、請求項１３に記載のセンサ。
請求項16
前記第１のセンサ素子が第１の出力信号Ｔを生成するＴＯＰであり、前記第２のセンサ素子は第２の出力信号Ｒを生成するＲＩＧＨＴであり、前記第３のセンサ素子は出力信号Ｌを生成するＬＥＦＴであり、前記第１の信号がＶｓｉｎ（θ）＝Ｖｈａｌｌ（Ｔ）であり、前記第２の信号がＶｃｏｓ（θ）＝Ｖｈａｌｌ（Ｌ）＋Ｖｈａｌｌ（Ｒ）である、請求項１３に記載のセンサ。
請求項17
前記部材は貫通軸である、請求項１３に記載のセンサ。
請求項18
磁石に装着された部材の回転を検出するために、前記磁石に対して位置付けられた第１、第２、および第３のセンサ素子を提供するステップと、前記第１、第２、および第３のセンサ素子からの出力信号を処理して、前記第１のセンサ素子から第１の信号を、前記第２および第３のセンサ素子から第２の信号を生成するステップであって、前記第１および第２の信号の直角位相関係を最大化することにより、前記磁石に対する前記第１、第２、および第３のセンサ素子の位置的不整合の影響を最小化するための、ステップと、を含む、方法。
請求項19
前記センサ素子はホール素子を含む、請求項１８に記載の方法。
請求項20
前記センサが第４のセンサ素子を含み、前記第２の信号が差動である、請求項１８に記載の方法。
請求項21
前記第１のセンサ素子は第１の出力信号Ｔを生成するＴＯＰであり、前記第２のセンサ素子は第２の出力信号Ｒを生成するＲＩＧＨＴであり、前記第３のセンサ素子は出力信号Ｌを生成するＬＥＦＴであり、前記第１の信号はＶｓｉｎ（θ）＝Ｖｈａｌｌ（Ｔ）であり、前記第２の信号はＶｃｏｓ（θ）＝Ｖｈａｌｌ（Ｌ）＋Ｖｈａｌｌ（Ｒ）である、請求項１８に記載の方法。
請求項22
前記部材は貫通軸である、請求項１８に記載の方法。
請求項23
軸に添付された磁石と、前記軸の回転を検出するように位置付けられた第１、第２、および第３の磁気センサ素子と、前記第１、第２、および第３のセンサ素子からの信号から、９０度の正弦／余弦信号を生成し、前記正弦／余弦信号の直角位相関係を最大化することによる、アナログ逆正接処理モジュールと、を備える、磁気センサ。
請求項24
前記正弦信号は前記第１のセンサ素子から生成され、前記余弦信号は前記第２および第３のセンサ素子から生成される、請求項２３に記載のセンサ。
請求項25
前記正弦および余弦信号における出力誤差を縮小するための線形化モジュールをさらに含む、請求項２３に記載のセンサ。
請求項26
前記磁石はリング磁石を含む、請求項２３に記載のセンサ。
請求項27
磁石と、第１、第２、および第３の磁気センサ素子と、前記第１、第２、および第３の磁気センサ素子から、前記磁石の角度位置情報を提供する正弦および余弦出力信号を、直角位相で生成するためのアナログ処理モジュールと、を備える、センサ。
請求項28
前記余弦出力信号は差動である、請求項２７に記載のセンサ。
請求項29
前記余弦信号は、前記第２および第３の磁気センサ素子から生成される、請求項２７に記載のセンサ。